⑩ 公 開 特 許 公 報 (A) 平2-144971

⑤Int.Cl.⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)6月4日

H 01 L 29/784

8422-5F H 01 L 29/78

321 V

審査請求 未請求 請求項の数 5 (全7頁)

段発明の名称半導体装置及びその製造方法

②特 顧 昭63-298386

20出 顧昭63(1988)11月28日

回発 明 者 吉 田 功 東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 森川 正 敏 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 久 礼 得 男 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 顋 人 株式会社日立製作所

何代 理 人 弁理士 中村 純之助

東京都千代田区神田駿河台4丁目6番地

明細書

1. 発明の名称

半導体装置及びその製造方法

- 2. 特許請求の範囲
 - 1. 半導体基板中に、ドレイン領域を形成する第 1 導電形の第1の領域を配置し、上記基板の表面がら該第1の領域に達する潜を配置し、該溝の中に純糠を介してゲート電極を配置し、上記・ 神外側面上方に、ソース領域を形成する第間を形の第2の領域を形成する。第1の領域を形成する。第1の領域を形成する。第3の領域を形成する。第3の領域を形成する。第3の領域を形成する。第3の領域を形成する。第4の領域を形成する。第4の領域と対象が上記第3の領域と対象が上記第1の領域と対象が上記第1の領域と対象に表現。
 - 2. 上記第2の領域は、平面的に円環又は円環の 一部の形状であり、上記講は、該円環又は円環 の一部の形状の第2の領域の外側に配置されて

いる請求項1記載の半導体装置。

- 3. 上記第3の領域は、ライフタイムキラーが導入されていることを特徴とする請求項1記載の 半週体装置。
- 4. 上記基板は、上記絡線ゲート型電界効果トランジスタの周囲に、上記基板表面から上記第1の領域より深い位置に達する他の滯を有し、該他の滯の中にアイソレーション領域を有し、該他の滯の外側に他の絶縁ゲート型電界効果トランジスタが配置されたことを特徴とする論求項1記載の半導体装置。
- 5. 第1 導電型の基板中に第2 導電型の不純物を 導入して第3 の領域を形成する工程、該第3 の 領域の所望の部分にで第2 導電型の不純物 を導入して該所望の部分の底部を他の第3 の領域 域の底部より深い位置に設ける工程、上記を 表面に絶縁物のパターンを形成し、絶縁物のマ スクを形成する工程、該マスクを用いて第1 導 電型の不純物を導入し、ソース領域となる第2 の領域を形成する工程、上記マスクを用いて、

上記第3の領域の所望の部分の底部より浅く、他の第3の領域の底部より深い游を形成する工程及び該溝中の周囲にゲート絶縁膜を設け、さらにその内側にゲート電極を設ける工程を含み、上記第3の領域に、基板に実質的に垂直なチャネルを有する絶縁ゲート型電界効果トランジスタを製造することを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置及びその製造方法に係り、特にいわゆる縦型の絶縁ゲート型(以下MISと略す)電界効果トランジスタ(以下FETと略す)を有する半導体装置及びその製造方法に関する。(従来の技術)

従来、チャネルの電流が基板に対し縦に流れるいわゆる概型のMISFETについては、特開昭58-3287及びアイ・イー・デー・エム、テクニカル ダイジェスト、第674頁~第677頁(1987) (IDEM, Technical Digest pp.674~677(1987))

本発明の目的は、L負荷ラッチング耐量の向上 した信頼性に優れた半導体装置及びその製造方法 を提供することにある。

(課題を解決するための手段)

上記目的は、(1)半導体基板中に、ドレイン 領域を形成する第1導電形の第1の領域を配置し、 上記基板の表面から該第1の領域に達する溝を設 け、該溝の中に絶縁膜を介してゲート電極を配置 し、上記牌外側面上方に、ソース領域を形成する 第1導電形の第2の領域を、その下方に第2導電 形の第3の領域を配置し、該第3の領域に基板に 実質的に垂直なチャネルを形成する絶縁ゲート型 電界効果トランジスタを有する半導体装置におい て、上記第3の領域が上記第1の領域と接する面 の所望の部分を上記游より深い位置に設けたこと を特徴とする半導体装置、(2)第1導電型の基 板中に第2導電型の不純物を導入して第3の領域 を形成する工程、該第3の領域の所望の部分にさ らに第2導電型の不純物を導入して該所望の部分 の底部を他の第3の領域の底部より深い位置に設

に論じられている。前者に記載のMISFETの 断面図を第7図に示す。高濃度半導体基板1上に n型ドレイン領域 2 、p型ペース領域 3 、n型ソ ース領域4が順次形成され、上記 n型ソース領域 4 から n 型ドレイン領域2に達するように形成さ れた溝中にゲート絶縁膜5を介してゲート電極6 が埋め込まれている。7はソース電極、8はドレ イン電極、9はシリコン酸化膜である。このMI SFETは、チャネルの電流が綴に流れるため、 単位セル当りの電流密度が増大し、オン抵抗が減 少している。また、ソース領域がプレーナー型よ り小さく形成されているので、ソースをエミッタ とし、ドレイン領域2とペース領域3とで構成さ れる寄生パイポーラトランジスタの動作が低く抑 えられ、し負荷ラッチング耐量や熱的破壊強度が 向上した。

【発明が解決しようとする課題】

上記従来技術は、素子の信頼性について十分な 配慮がされておらず、 L 負荷ラッチング耐量がな お不十分であるという問題があった。

ける工程、上記基板表面に絶縁物のパターンを形成し、絶縁物のマスクを形成する工程、該マスクを用いて第1導電型の不純物を導入し、ソース領域となる第2の領域を形成する工程、上記マスクを用いて、上記第3の領域の底部より次の窓部より没て、他の第3の領域の底部より、神経ないで、基板に実質的に乗れて、上記第3の領域に、基板に実質的に乗れて、シートを対して、基板に実質の関連を含み、ルを有するとを特徴とする半導体装置の製造方法によって達成される。

(作用)

前記第7回に示した従来の半導体装置では、本 発明における前記第3の領域に相当するペース領 域3とドレイン領域2とが接する面が、絶縁膜を 介してゲート電極と接する所でブレークダウンが 生じる。

・ それに対して本発明では、前記第3の領域の所 望の部分、すなわち、より深い位置にその底部が ある部分から下方にブレークダウンが発生する。 そのためL負荷ラッチング耐量は向上する。 (実施例)

以下、本発明の一実施例を第1回により説明す る。第1回は緩型パワーMOSFETの主要セル 部の断面構造図である。抵抗率が0.01Ω·cmのn 形高濃度半導体基板 1 の上に抵抗率が0.8Ω·cm、 厚さが10μmのn形エピタキシャル層からなるド レイン領域 2、 その上にシート抵抗が500Ω/□、 深さが1.0μmのp形ベース領域3が形成されてい る。この領域は前記第3の領域に相当するが以下 ベース領域という。この領域の一部はp形の高濃 度ペース領域13が存在し、その深さは1.5μmであ る。表面からドレイン領域2に達する薄中には、 厚さ50nmのゲート酸化膜5が周囲に設けられ、そ の中に多結晶シリコンのゲート電極6が設けられ ている。薄の外側上部には、溝に接してシート抵 抗が500Ω/ロ、深さが0.5μmのn形高濃度ソー ス領域4が設けられている。7はALのソース電 低、8はTi-Ni-Agのドレイン電極そして9

削れ量は約0.1μmである。(e)そして厚さ50nmのシリコン酸化膜をゲート絶縁膜5としてCVD法により被着する。(f)ゲート電極6となる多結品シリコンを滯幅の2分の1以上の膜厚で被着して滯を充填した後、SF。ガスのドライエッチングにより全面エッチングして滯内のみに図のエッチングにより全面エッチでして滯内のみに図のことく多結晶シリコンを機存させる。なお多結晶シリコンを残存させる。なお多結晶シリコンを機を5×10²°//cm²の濃度にドープして低抵抗にしておく。燐や砒素を多結晶シリココン酸低時に添加しておいてもよい。(g)熱酸化よってシリコン酸化膜9を図のごとく形成し、シリコン酸化膜9を図のごとく形成し、シリコン酸化膜9を図のごとく形成し、シリコン酸化膜10を除去する。(h)取り出し電極7及びドレイン電極8を形成する。

本実施例の構造は、ソース領域4がゲート電極6を有するU字形溝形成によって自己整合的に小さく形成されていることである。これにより、ソース領域4の断面形状における幅すなわち横方向の長さは、深さすなわち縦方向の長さより短く形成できるので、ソースをエミッタとしベース領域

はシリコン酸化醇である。

第2図はこの模型パワーMOSFETの製造プ ロセスを示す主要部の断面構造図である。(a) n[†]高濃度半導体基板1の上に n 形エピタキシャ ル層を成長させp型ペース領域3を1.0μmの深さ に形成する。 (b) 厚さ0.2μmのシリコン窒化膜 10を所望のパターンに形成し、その上にホトレジ スト103を所望のパターンに形成する。 高エネル ギーイオン打ち込みによりBを1×1015cm-2打ち 込み、ホトレジスト膜103を除去後熱処理により B を拡散し高濃度ペース領域13を1.45 μmの深さ 迄形成する。従ってこの状態では(b)に示した 断面構造からホトレジスト膜103が除かれた構造 となっている。(c)上記シリコン窓化膜10の上 にホトレジスト膜104を形成し、所望の形状とす る。関口部に1×1016/cm2の砒素をイオン打ち 込みし、熱処理により、0.5μmの深さにしてソー ス領域4を形成する。(d) しかる後、SiCla ガスのドライエッチングにより、深さ1.1μmのU 字形溝口を形成する。このときシリコン窒化膜の

3とドレイン領域2とで構成される寄生バイポーラトランジスタ動作が低く抑えられる。また高濃度ベース領域13が深部迄導入されているので、ドレイン・ベース間のブレークダウンはこの領域の底部発生する。その結果ドレイン耐圧は65 V に低下したがL 負荷ラッチングは向上した。

本実施例によれば、3.5mmロチップのパワーM OSFETにおいてドレイン耐圧が $60\,V$ 、オン抵抗が $10m\,\Omega$ 、L負荷ラッチング耐量が $100\,\mu\,H$ 、 $50\,V$ に対して $35\,A$ でも破壊しなかった。

次に本発明の他の実施例を第3図を用いて説明する。第3図(a)はパワーMOSFETの主要部の平面図、第3図(b)は同図(a)のA-A′断面図である。全面にソース電極に接続されたソース領域4及びベース領域3の平面形状はそれぞれ円環形状である。ここで一セルのゲート絶糠膜5の直径は3μmである。またソース領域4の幅はゲート電極6を有するひ字形溝部のはよって自己整合されて一様の大きさになっているので、全面ソース電極7に接続されたベース領域

3の大きさも一定に確保される。この結果ベース 抵抗は小さく抑えられ、寄生バイポーラトランジ スタ動作も発生しにくい。

次に本発明の他の実施例を第4回を用いて説明する。図はパワーMOSFETの主要部の平面図であり、ソース領域4の平面形状が円環の一部の形状をしている。ゲート絶縁膜として厚さ60nmの酸化タンタル膜と厚さ20nmのシリコン酸化膜の複合膜を用いた。その結果単位面積当りのゲート幅つまり実装密度が約2倍向上し、またゲート面積が増加したにもかかわらず、歩留まりの低下はみられなかった。

次に本発明の他の実施例を第5図を用いて説明する。図はパワーMOSFETの主要部の断面図であり、ペース領域3にライフタイムキラー12が導入されている。このライフタイムキラー12は1×10¹⁵/cm²のプロトンのイオン打ち込みによって形成された。この結果、寄生バイポーラトランジスタ動作の発生がさらに低く抑えられ、またドレイン・ペース間のダイオードの逆回復時間も

アルミニウム、タングステン、モリブデン、タングステンシリサイド、モリブデンシリサイド、又はチタンシリサイドでも本発明の思想を逸脱しない限りにおいて変更可能である。

(発明の効果)

本発明によれば、 L 負荷ラッチング耐量の向上 した信頼性に優れた半導体装置を提供することが できた。

4. 図面の簡単な説明

第1回は本発明の一実施例の概型パワーMOSFETの主要部の縦断面図、第2回はその製造プロセスを示す主要部の縦断面図、第3回は本発明の他の実施例の概型パワーMOSFETの主要部の平面図及び縦断面図、第4回は本発明の他の実施例の縦型パワーMOSFETの主要部の縦断面図、第6回は本発明の他の実施例の回路図及びその主要部の縦断面図、第7回は従来の縦型パワーMOSFETの主要部の縦断面図、第

約1桁低減できた。

大に本発明の他の実施例を第6図を用いて説明する。第6図(a)はパワーMOSFET、ドライバMOSFETからなる回路図、第6図(b)はその集積回路の断面図である。p形半導体基板14上にn形高濃度領域15をドレインとするパワーMOSFET放びドライバMOSFETが形成され、アイソレーション17もU字形溝構造を利用して形成されている。この結果、パワーMOSFETのドライブが容易になると共に、実装密度は従来の構造の約2倍向上し、かつ破壊耐量も低下することはなかった。

以上の実施例ではnチャネルパワーMOSFE Tを例にとって説明したが、pチャネル形でも同様な効果がある。またゲート絶縁膜としてシリコン酸化膜及び酸化タンタル膜を含む高誘電率複合膜を用いたが他の高誘電率複合膜、例えば酸化チタン膜、オキシナイトライド膜、酸化イットリウム膜を含む膜等でもよく、そしてゲート電極として多結晶シリコンを用いたが、他の材料、例えば、

1 … 高濃度半導体基板

2 …ドレイン領域 3 … ベース領域

4 …ソース領域 5 …ゲート絶縁膜

6 … ゲート電極 7 … ソース電極

8…ドレイン電極 9…絶縁膜

10…シリコン窒化膜 11… 游

12… ライフタイムキラー

13…高濃度ペース領域

14… p 形半導体基板 15… n 形高濃度領域

16…ドレイン取り出し領域


17…アイソレーション

18…保護 随

103、104…ホトレジスト膜


代理人弁理士 中村 純之助

特開平2-144971(5)




第一図


1---高濃農料等版 4--- y-ス領域 7---y-双電框 2---ドレイン領域 5---ケート地級膜 8---ドレイン電框 3---ベース領域 6---ゲート電板 13---高濃炭ベース領域



4---ソース領域 5---ゲート絶縁膜 10---シリコン窒化膜 13---高濃及ベス領域

アート 絶級膜 104---ホトレジスト 膜







1----- 高濃度半導体基板


2---- ドレイン領域 3---- ベース領域 10---- シリコン窒化膜 13--- 高濃度ベース領域

103---- ホトレジスト膜





特開平2-144971(6)






4----- ソース領域 6----- ゲート電極





2---ドレイン領域 4---ソース領域 7---ソース電極 14---- P形半導体基板 3---ベース領域 5---ゲート地接膜 8---ドレイン電極 15---- π形高濃度領域 6---ゲート電極 12---ライフクイムキラー 16----ドレイン取出し領域 17-----アイソレーション



第 7 図

1---高濃度平導体基板 4---ソース領域

7--- y-x電極 8--- f'U'電極

2---ドルン領域 3---ベース領域

5---ゲート絶縁膜

-ス領域 6---ゲート電板